·¡Æ¼½º ¹ÝµµÃ¼´Â ¿À´Ã ÀÚ»çÀÇ Àü·Â È¿À²ÀûÀÎ ¾ÆÅ°ÅØó, ÀÛÀº Å©±â, ¼º´É ¸®´õ½ÊÀ» ¹Ìµå·¹ÀÎÁö FPGA·Î À̾±â À§ÇÑ »õ·Î¿î FPGA Ç÷§Æû Lattice Avant¸¦ ¹ßÇ¥Çß´Ù.
Lattice Avant´Â ·¡Æ¼½º°¡ Åë½Å, ÄÄÇ»ÆÃ, »ê¾÷ ¹× ÀÚµ¿Â÷ ½ÃÀå¿¡¼ º¸´Ù È®ÀåµÈ °í°´ ¾ÖÇø®ÄÉÀÌ¼Ç ¼¼Æ®¿¡ ´ëÀÀÇÒ ¼ö ÀÖµµ·Ï µ¿±Þ ÃÖ°íÀÇ Àü·Â È¿À²°ú ÷´Ü ¿¬°á¼º, ±×¸®°í ÃÖÀûÈµÈ ÄÄÇ»Æà ¼º´ÉÀ» Á¦°øÇÑ´Ù.
·¡Æ¼½º ¹ÝµµÃ¼ÀÇ Áü ¾Ø´õ½¼ »çÀå °â CEO´Â "Lattice Avant¸¦ ÅëÇØ ¿ì¸®´Â FPGA ¾÷°è¿¡¼ ÀúÀü·Â ±â¼ú°ú °ü·ÃÇÑ ·¡Æ¼½ºÀÇ ¼±µµÀû ÀÔÁö¸¦ ´õ¿í ³ÐÈ÷°í ¹ß ºü¸¥ Çõ½ÅÀ» Áö¼ÓÇÏ´Â µ¿½Ã¿¡ ·¡Æ¼½º Á¦Ç° Æ÷Æ®Æú¸®¿À·Î ´ëÀÀÇÒ ¼ö ÀÖ´Â À¯È¿ ½ÃÀå ¿µ¿ªÀ» µÎ ¹è·Î ´Ã¸± Áغñ°¡ µÇ¾î ÀÖ´Ù"°í ¹àÈ÷°í "¿ì¸®´Â °æÀï·Â ÀÖ´Â ¹Ìµå·¹ÀÎÁö FPGA ¼Ö·ç¼Ç¿¡ ´ëÇÑ °í°´ÀÇ ¿ä±¸¸¦ ÇØ°áÇϱâ À§ÇØ Avant¸¦ °³¹ßÇßÀ¸¸ç, Â÷¿øÀÌ ´Ù¸¥ Àü·Â È¿À²°ú ¼º´ÉÀ¸·Î °í°´ÀÇ ¼³°è¸¦ °¡¼ÓÈÇÏ´Â µ¥ ±â¿©ÇÒ ¼ö ÀÖ°Ô µÇ¾î ±â»Ú´Ù"°í ¸»Çß´Ù.
Lattice Avant´Â ±â¼ú ¿¬°á¼º ¹× ÀÎÅÚ¸®Àü½º¿¡ ´ëÇÑ ¼ö¿ä Áõ°¡, °¥¼ö·Ï °¡ÁߵǴ Çõ½Å¿¡ ´ëÇÑ ¾Ð¹Ú, ½Ã½ºÅÛ ¹× ¾ÖÇø®ÄÉÀÌ¼Ç ¼³°èÀÇ È¿À²¼º°ú À¯¿¬¼º¿¡ ´ëÇÑ ¿ä±¸ µî°ú °ü·ÃÇÑ Áß¿äÇÑ »ê¾÷ °úÁ¦¸¦ ½Ã½ºÅÛ ¹× ¾ÖÇø®ÄÉÀÌ¼Ç °³¹ßÀÚ°¡ ÇØ°áÇÒ ¼ö ÀÖµµ·Ï Áö¿øÇÑ´Ù.
Àü·Â ¼Ò¸ð¸¦ ÃÖÀûÈÇϵµ·Ï ÇÁ·Î±×·¡¹Ö °¡´ÉÇÑ Æк긯, µ¿±Þ ÃÖ°íÀÇ ÃÑ ´ë¿ªÆø, ÀûÀÀÇü Çϵå¿þ¾î °¡¼Ó±â, ´õ¿í È®ÀåµÈ ¾ÖÇø®ÄÉÀÌ¼Ç Áö¿ø ´É·ÂÀ» µÎ·ç °®Ãá Lattice Avant´Â óÀ½ºÎÅÍ ÀúÀü·Â FPGA ¸®´õ½ÊÀ» À§ÇØ ¼³°èµÇ¾ú´Ù. |